Cadence MVS/PVS/SSV 15.20
Cadence MVS 15.20 Linux版
Cadence设计系统公司，全球电子设计创新的领导者，已经发布了15.20版本的MVS。此版本包括以下
版本的LPA，LEA和CCP。
Cadence Litho物理分析器（LPA）检测和校正光刻热点，并根据快速，精确的硅轮廓预测或高性能模式匹
配快速完成此操作。
Litho物理分析仪检测由传统物理验证错过的可制造性问题。根据铸造支持，该工具可以执行基于模式的检
查或使用模拟引擎来满足铸造光刻要求。 Litho物理分析仪不仅提供经过代工认证的快速光刻检测，还允
许在实施过程中通过与定制和数字实现平台紧密集成来检测热点。该解决方案提供了固定指南，以提高自
动固定率。
除了光刻检查，Litho物理分析器可以执行基于模式的布局优化，以提高设计质量，增加DFM规则的使用，
并自动化修复复杂的设计规则。
Cadence LDE电气分析仪（LEA）帮助设计人员识别，分析和最小化与制造变异性相关的参数问题的影响，
从而提高设计性能。每天都更新 客服 QQ:16264558 电话 TEL: 13963782271
LDE电气分析仪是一个完整的和硅相关的电气设计制造（DFM）分析仪，允许您优化和控制布局相关效应
（LDEs）（如应力或阱邻近效应（WPE））的影响，设计性能。该工具直接插入到现有流程中，用于定制模
拟，IP和基于单元的数字设计，帮助您加速时序收敛。
Cadence CMP预测器（CCP）预测化学和机械抛光（CMP）变化及其对整个层堆叠的设计的潜在影响。它将制
造工艺变化的不确定性变为可预测的影响，然后在设计阶段将这些影响最小化，以便在芯片级别以及在IP
级别使用CCP独特的基于块的方法大大提高总体设计性能和产量。 CMP预测器允许半物理模型的硅校准和
CMP材料和工艺参数的优化。 CMP预测器为整个堆叠提供全芯片，多层厚度和形貌预测，包括FEOL，MEOL，
BEOL，电介质沉积，铜电化学沉积（ECD），蚀刻深度和铜/介电平面化工艺。
CMP相关的热点，如铜池，可能对芯片产量有不利影响。传统的基于规则的热点检测方法无法捕获长程和多
层CMP效应。 CMP预测器使用高度精确的基于模型的方法来寻找潜在的热点区域。它还将厚度和形貌变化数
据提供到提取工具中，从而实现更好的RC和时序分析。
Cadence CMP预测器与Cadence Virtuoso布局套件，Cadence Innovus实施系统集成，并与Cadence Quantus
QRC提取解决方案紧密联系，以实现完整的硅登录解决方案。 Cadence设计系统公司，全球电子设计创新的
领导者，已经发布了15.20版本的MVS。此版本包括以下版本的LPA，LEA和CCP。
Cadence IC 06.17.700 Virtuoso Linux 1DVD
Cadence INNOVUS System v15.20.000 Linux 1DVD
Cadence SSV 15.20.000 Linux 1DVD
Cadence PVS v15.13.000 Linux 1DVD
